Xreferat.com » Рефераты по физике » Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Тольяттинский государственный университет

Кафедра «Промышленная электроника»


Синтез цифрового управляющего устройства.

пояснительная записка по курсовому проекту

по дисциплине «Электронные промышленные устройства»


Студент: Макоткин М.С.

Группа: Э405

Вариант: 13

Преподаватель: Шевцов А.А.


Тольятти 2005

Содержание


1.Техническое задание

2.Описание функциональной схемы

3.Разработка принципиальной схемы цифрового управляющего устройства

4.Разработка конструкции цифрового управляющего устройства

Вывод

Литература

1.ТЕХНИЧЕСКОЕ ЗАДАНИЕ


Спроектировать устройство, управляющее полупроводниковыми ключами и содержащий в своём составе цифровой автомат. Необходимо разработать цифровой автомат, выбрать тип электронного ключа и рассчитать его в зависимости от параметров коммутируемого сигнала, а также рассчитать его в зависимости от параметров коммутируемого сигнала и обеспечить гальваническую развязку между ключом и управляющими цепями.

Данные для расчёта цифрового управляющего устройства приведены в таблице 1.1.


Таблица 1.1.

Входные и выходные сигналы управляющего устройства.

Номера внутренних состояний

Входные

сигналы

Выходные сигналы

х1 х2 y1 y2 y3 y4
1 0 0 0 0 0 0
2 0 0 0 0 0 1
3 0 0 0 0 1 1
4 0 0 0 1 1 1
5 0 0 1 1 1 1
6 0 1 0 0 1 1
7 0 1 1 1 0 0
8 0 1 1 0 1 0
9 0 1 0 1 0 1
10 1 1 1 1 1 1
11 1 1 1 1 0 0
12 1 1 1 0 0 0
13 1 1 0 0 0 0
14 1 0 1 0 1 0

Длительность квазистационарных состояний цифрового управляющего устройства 30 мс. Элементы, определяющие внутренние состояния цифрового автомата - D-триггеры.

Коммутируемая цепь является цепью переменного тока напряжением U=600В и силой тока I=15А.

2.ОПИСАНИЕ ФУНКЦИОНАЛЬНОЙ СХЕМЫ


На основании технического задания разработали функциональную схему цифрового управляющего устройства (рис.2.1).

Она состоит из входных цепей, цифрового автомата Мили, задающего генератора, определяющего длительность квазиустойчивых состояний автомата, выходных цепей.

В свою очередь цифровой автомат состоит из последовательностной и комбинационных частей.

Граф цифрового автомата приведён на рис.2.2.

3.РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ ЦИФРОВОГО УПРАВЛЯЮЩЕГО УСТРОЙСТВА


3.1 Разработка цифрового автомата.


3.1.1 Выбор типа логических элементов

С целью уменьшения стоимости цифрового управляющего устройства и увеличении его скорости переключения из одного состояния в другое, а так же повышения его надёжности в качестве логических элементов выбрали транзисторно-транзисторную логику на элементах с переходом Шоттки серии КР1533 и КМ555 (ТТЛШ-логика). Параметры выбранной серии микросхем приведены в таблице 3.1.


Таблица 3.1.

Основные электрические параметры микросхем серии КР1533 и КМ555[1]

Серия микросхем Параметры выбранной логики

Напряжение питания Ucc, В Напряжение низкого уровня U1L, В Напряжение высокого уровня U1Н, В Выходной ток высокого уровня I0H, мА Выходной ток низкого уровня I0L, мА Время фронта нарастания и спада сигнала t0H, t0L, мкс
КР1533 4.5-5.5 0-0.8 2.0-5.5 0.4;2,6; 3; 15 8, 24 0.01-1
КМ555 4.5-5.5 0-0.8 2.0-5.5 0.4 4 0.02

3.1.2 Расчёт гальванической развязки на входах и выходах цифрового автомата

С целью защиты входа цифрового автомата от статического потенциала произвели гальваническую развязку входов и выходов его от внешних цепей.

В качестве неё выбрали схему, построенную на транзисторной оптопаре (рис.3.1).

Выходной транзистор оптоэлектронного прибора работает в качестве параллельного ключа, поэтому при высоком уровне напряжения на входе фототранзистор находит в насыщении, напряжение на выходе оптопары имеет низкий уровень, то есть происходит инверсия сигнала.


Структурная схема цифрового управляющего устройства

Синтез цифрового управляющего устройства

Рис.2.1.


Граф цифрового автомата.


Рис.2.2.

Схема гальванической развязки


Синтез цифрового управляющего устройства


Падение напряжения насыщенного фототранзистора мало, следовательно, при логической единице на входе источник питания, подсоединённый к выходу, будет закорочен. Для ограничения тока, протекающего через насыщенный фототранзистор, поставили резистор R2. Резистор R1 выполняет роль ограничителя тока на входе оптоэлектронного прибора.


3.1.2.1 Выбрали оптопару гальванической развязки

В качестве оптопары выбрали из [2] прибор АОТ-101БС. Параметры выбранного прибора приведены в таблице 3.2.


Таблица 3.2.

Параметры выбранного оптоэлектронного прибора.

Марка прибора Справочные данные выбранного прибора

Количество каналов Входное напряжение Uвх, В Постоянный входной ток Iвх, мА Максимальный выходной ток Iвых, мА Максимальное коммутируемое напряжение Uкэ, В Напряжение изоляции Uиз, В
АОТ-101БС 2 1.6 20 10 15 1500

Входная и передаточная характеристики оптопары приведена на рис.3.1 и 3.2 соответственно.


3.1.2.2 Рассчитали сопротивление резисторов R1 и R2

1) задались падением напряжения на светодиоде в открытом состоянии:


Uвх=1.25 В


2) по вольтамперным характеристикам (рис.3.2) для температуры 250С определили величину входного тока оптопары:


Iвх=5 мА


3) рассчитали сопротивление резистора R1:


Синтез цифрового управляющего устройства (3.1)

где U1H=5 – напряжение высокого уровня ТТЛШ-логики, В;

Uвх=1.25 – выбранное напряжение на входе оптопары, В;

Iвх =5∙10-3 – ток на входе оптопары, мА.

4) из условия насыщения биполярного транзистора (ток коллектора должен быть в 3-5 раз больше, чем отношение тока на входе оптопары к коэффициенту передачи тока) рассчитали ток коллектора:


Синтез цифрового управляющего устройства (3.2)


где КI=0.5 – коэффициент передачи тока оптопары при входном токе Iвх=5мА.

5) сопротивление резистора R2:


Синтез цифрового управляющего устройства (3.3)

где Uсс=5 – напряжение питания, В;

Iк=7.5∙10-3 – выбранный ток на выходе оптопары (ток проходящий через резистор), мА;

Uнас=0.4 – напряжение насыщения фототранзистора [2], В.


3.1.2.3.Из [3] выбрали номинальные сопротивления резисторов R1 и R2:

R1=750 Ом, R2=620 Ом.


3.1.2.4.Рассчитали мощности, рассеиваемые на резисторах R1 и R2

Мощность, рассеиваемая на резисторе R1:

Входные вольтамперные характеристики АОТ-101БС

Синтез цифрового управляющего устройства

1 - Т=700С

2 - Т=250С

3 - Т=-100С

Рис.3.2.


Зависимость коэффициента передачи тока от входного тока

транзисторной оптопары АОТ-101БС


Синтез цифрового управляющего устройства

Рис.3.3.


Синтез цифрового управляющего устройства (3.4)

где R1=750 – номинальное сопротивление резистора R1, Ом.

Аналогично по (3.4) рассчитали мощность, рассеиваемую на резисторе, в результате получили PR2=39мВт.


3.1.2.5 Из [3] по номинальным сопротивлениям

руководствуясь правилом, что расчетная мощность, рассеиваемая на сопротивлении должна быть равна либо меньше номинальной мощности выбираемого резистора, выбрали резисторы R1 и R2. Параметры выбранных приборов приведены в таблице 3.3.


Таблица 3.3.

Параметры выбранных резисторов.

Обозначение резисторов Параметры выбранных резисторов

марка мощность,Вт номинал, Ом допуск, %
R1 МЛТ 0.125 750 5
R2 МЛТ 0.125 620 5

3.1.3 Синтез последовательностной части цифрового автомата.


3.1.3.1 Расчёт количества элементарных триггеров, определяющих внутренние состояния автомата:


n=log2K=log214≈4 (3.4)

где K=14 – количество внутренних состояний цифрового автомата.


3.1.3.2 Кодирование внутренних состояний автомата

Кодирование внутренних состояний автомата осуществляли с помощью кода Грея с целью исключения логических гонок. Для этого составили расширенную таблицу состояний автоматов, где номер каждого состояния закодирован с помощью кода Грея (таблица 3.4). В качестве разрядов кода приняли состояния триггеров Qt. В таблице 3.4 помимо входов и выходов автомата указываются предыдущие и последующие состояния триггеров Qt.


Таблица 3.4.

Расширенная таблица состояний автомата.

Номера состояний

Входные

сигналы

Внутренние состояния автомата Выходные сигналы

х1 х2

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

Синтез цифрового управляющего устройства

y1 y2 y3 y4
1 0 0 0 0 0 0 0 0 0 1 0 0 0 0
2 0 0 0 0 0 1 0 0 1 1 0 0 0 1
3 0 0 0 0 1 1 0 0 1 0 0 0 1 1
4 0 0 0 0 1 0 0 1 1 0 0 1 1 1
5 0 0 0 1 1 0 0 1 1 1 1 1 1 1
6 0 1 0 1 1 1 0 1 0 1 0 0 1 1
7 0 1 0 1 0 1 0 1 0 0 1 1 0 0
8 0 1 0 1 0 0 1 1 0 0 1 0 1 0
9 0 1 1 1 0 0 1 1 0 1 0 1 0 1
10 1 1 1 1 0 1 1 1 1 1 1 1 1 1
11 1 1 1 1 1 1 1 1 1 0 1 1 0 0
12 1 1 1 1 1 0 1 0 1 0 1 0 0 0
13 1 1 1 0 1 0 1 0 1 1 0 0 0 0
14 1 0 1 0 1 1 0 0 0 0 1 0 1 0

3.1.3.3 Выбор микросхемы триггера

В качестве триггеров выбрали микросхему КР1533ТМ7. Параметры выбранной микросхемы приведены в таблице 3.5.


Таблица 3.5.

Электрические параметры выбранной микросхемы.

Тип микросхемы Параметры микросхемы

Потребляемый ток Icc, мА Напряжение питания Ucc, В Время нарастания сигнала tPLH, нс Время спада сигнала tPHL, нс
КР1533ТМ7 10 5 22 25

В корпусе данной микросхемы содержится четыре синхронных D-триггера с общим входом сброса.


3.1.3.4 Составление таблицы переходов автомата

Для этого составили карту Карно для каждого входа триггера, ячейки которой заполнили нулями и единицами согласно их координатам (за координаты принимали внутренние состояния цифрового автомата в начальный момент времени Синтез цифрового управляющего устройства), первое число в ячейке соответствует предыдущему состоянию автомата Синтез цифрового управляющего устройства, второе последующему Синтез цифрового управляющего устройства, то есть в ячейку с координатами (Q1, Q2, Q3, Q4)=(1,1,1,1) (одиннадцатое состояние автомата) для входа D1 триггера, определяющего состояние автомата Q1 в любой момент времени, установили, согласно таблицы 3.4, число 11, где первая единица указывает на состояние Синтез цифрового управляющего устройства=1, а второе Синтез цифрового управляющего устройства=1. Аналогичным образом заполнили ячейки карты Карно для других входов и состояний триггеров. В результате получили следующие таблицы.


Таблица 3.6.

Карта Карно переходов D-триггера, определяющего состояние Q1.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 00 00 00 00
01 01 00 00 00
10 * * 11 10
11 11 11 11 11

Таблица 3.7.

Карта Карно переходов D-триггера, определяющего состояние Q2.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 00 00 01 00
01 11 11 11 11
10 * * 00 00
11 11 11 10 11

Таблица 3.8.

Карта Карно переходов D-триггера, определяющего состояние Q3.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 00 01 11 11
01 00 00 11 10
10 * * 11 10
11 00 01 11 11

Таблица 3.9.

Карта Карно переходов D-триггера, определяющего состояние Q4.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 01 01 00 10
01 00 10 01 11
10 * * 01 10
11 01 11 00 10

При составлении таблиц 3.6-3.9 получилось что состояния триггеров при наборах (1,0,0,0) и (1,0,0,1) неопределенны, и мы их обозначили знаком «*».


3.1.3.5 Определение состояния входов D-триггеров

Используя таблицы переходов D-триггеров [4] заменили переходы триггеров на состояния входа D, соответствующие данным переходам, Например для триггера, определяющего состояние Q1 переход из нуля в единицу будет соответствовать D1=1. Аналогичные операции замена произвели для других переходов. Результаты сведены в таблицы 3.10-3.13


Таблица 3.10.

Карта Карно для входа D1.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 0 0 0 0
01 1 0 0 0
10 * * 1 0
11 1 1 1 1

Таблица 3.11.

Карта Карно для входа D2.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 0 0 1 0
01 1 1 1 1
10 * * 0 0
11 1 1 0 1

Таблица 3.12.

Карта Карно для входа D3.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 0 1 1 1
01 0 0 1 0
10 * * 1 0
11 0 1 1 1

Таблица 3.13.

Карта Карно для входа D4.

Состояния Q1 и Q2 Состояния Q3 и Q4

00 01 10 11
00 1 1 0 0
01 0 0 1 1
10 * * 1 0
11 1 1 0 0

3.1.3.6 Минимизация зависимости входа триггера от состояния триггеров

С этой целью представили таблицы Карно в виде совокупности ячеек, координаты которых определяют инверсные и прямые состояния триггеров (рис.3.3-3.6). Инверсное состояние соответствует логическому нулю на выходе триггера, прямое - логической единице.

Логические функции представленные с помощью карт Карно являются неполными, поскольку значения в ячейках (1,0,0,0) и (1,0,0,1) неопределенны. С целью получения большего числа единиц мы считаем, что при данном наборе переключательная функция принимает значение логической единицы. Объединив единицы в соседних клетках, мы составили логические зависимости состояния входов триггеров от их состояний. В результате получили:


Синтез цифрового управляющего устройства(3.5)

Синтез цифрового управляющего устройства(3.6)

Синтез цифрового управляющего устройства(3.7)

Синтез цифрового управляющего устройства(3.8)


3.1.3.7 Составление принципиальной схемы цифрового автомата

Для реализации выражений, из которых состоит логические функции (3.5)-(3.8) выбрали элементную базу. Параметры логических элементов приведены в таблице 3.14.


Таблица 3.14.

Электрические параметры выбранных микросхем.

Тип микросхемы Параметры микросхемы

Функциональное назначение Потребляемый ток Icc, мА Время нарастания сигнала tPLH, нс Время спада сигнала tPHL, нс
КР555ЛР13 2-3-3-2И-4ИЛИ-НЕ 3 13 10
КР1533ЛИ1 4 элемента 2И 4 14 10
КР1533ЛН1 6 элементов НЕ 3.8 11 8

Используя выбранную элементную базу, составили принципиальную схему цифрового автомата (рис.3.7).

Карта Карно, описывающая зависимость состояния входа D1 от состояний триггеров.


Синтез цифрового управляющего устройства

Рис.3.3.


Карта Карно, описывающая зависимость состояния входа D2 от состояний триггеров.


Синтез цифрового управляющего устройства

Рис.3.4.


Карта Карно, описывающая зависимость состояния входа D3 от состояний триггеров.

Синтез цифрового управляющего устройства

Рис.3.5.


Карта Карно, описывающая зависимость состояния входа D4 от состояний триггеров.


Синтез цифрового управляющего устройства

Рис.3.6.

Схема последовательностной части цифрового управляющего устройства


Синтез цифрового управляющего устройства

Рис.3.7.

3.1.4 Синтез комбинационной части цифрового управляющего устройства


3.1.4.1Определение зависимости выходных сигналов цифрового управляющего устройства от входных сигналов и внутренних параметров цифрового автомата

1) Согласно таблицы 3.4 и правил составления комбинационных схем из [4] получили следующие выражения:


Синтез цифрового управляющего устройства(3.9)


где Синтез цифрового управляющего устройства - инверсное состояние первого триггера;

Синтез цифрового управляющего устройства - инверсное состояние второго триггера;

Синтез цифрового управляющего устройства - инверсное состояние третьего триггера;

Синтез цифрового управляющего устройства - инверсное состояние четвёртого триггера;

Q4 - состояние четвёртого триггера;

Q3 - состояние третьего триггера;

Q2 - состояние второго триггера на микросхеме DD4;

Q1 - состояние первого триггера на микросхеме DD4;

Синтез цифрового управляющего устройства - инвертированное состояние входа х1;

Синтез цифрового управляющего устройства - инвертированное состояние входа х2;

х2 - состояние входа х2;

х1 - состояние входа х1;

Синтез цифрового управляющего устройства (3.10)

Синтез цифрового управляющего устройства (3.11)

Синтез цифрового управляющего устройства (3.12)


2) Введём функции f’, зависящую от внутренних состояний цифрового автомата:


Синтез цифрового управляющего устройства (3.13)

Синтез цифрового управляющего устройства (3.14)

Синтез цифрового управляющего устройства (3.15)

Синтез цифрового управляющего устройства (3.16)

Синтез цифрового управляющего устройства (3.17)

Синтез цифрового управляющего устройства (3.18)

Синтез цифрового управляющего устройства (3.19)

Синтез цифрового управляющего устройства (3.20)

Синтез цифрового управляющего устройства (3.21)

Синтез цифрового управляющего устройства (3.22)

Синтез цифрового управляющего устройства (3.23)

Синтез цифрового управляющего устройства (3.24)

Синтез цифрового управляющего устройства (3.25)

Синтез цифрового управляющего устройства (3.26)


3) Введём функцию F, зависящую от состояний входов цифрового управляющего устройства.


Синтез цифрового управляющего устройства (3.27)

Синтез цифрового управляющего устройства (3.28)

Синтез цифрового управляющего устройства (3.29)

Синтез цифрового управляющего устройства (3.30)


4) с учётом формул (3.13)-(3.30) функции (3.9)-(3.12) принимают вид:


y1=F1∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства+F4∙Синтез цифрового управляющего устройства (3.31)

y2=F1∙Синтез цифрового управляющего устройства+F1∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства (3.32)

y3=F1∙Синтез цифрового управляющего устройства+F1∙Синтез цифрового управляющего устройства+F1∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства+F4∙Синтез цифрового управляющего устройства (3.33)

y4=F1∙Синтез цифрового управляющего устройства+F1∙Синтез цифрового управляющего устройства+F1∙Синтез цифрового управляющего устройства+F1∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F2∙Синтез цифрового управляющего устройства+F3∙Синтез цифрового управляющего устройства (3.34)


3.1.4.2 Реализация выходных функций

1) Для реализации функций f’1-f’14 с помощью элементов логики по уравнениям (3.13)-(3.30) необходимо минимум 7 микросхем (исходя из условия, что в каждом корпусе будет 2 элемента 4-И), но существует возможность реализации этих функций в одном корпусе. Для этого необходимо использовать двоичный дешифратор 4 на 16. Чтобы его использовать, необходимо представить каждую функцию в виде числа, закодированного в натуральном двоичном коде. В этом случае за разряды этого числа принимаем внутренние состояния цифрового автомата Q1, Q2, Q3, Q4. Результат перевода этого числа в десятичную систему вычисляли по формуле (3.35):


Синтез цифрового управляющего устройства (3.35)


где Q4=1-состояние четвёртого триггера для функции f11 (младший значащий разряд);

Q3=1 - состояние третьего триггера для функции f11;

Q2=1 - состояние второго триггера для функции f11;

Q1=1 - состояние первого триггера для функции f11 (старший значащий разряд);

Аналогичным образом произвели расчёты для других функций, полученные значения занесли в таблицу 3.15.


Таблица 3.15.

Таблица перевода числа, закодированного в натуральном двоичном коде в десятичное.

Результат перевода числа в десятичную систему

Реализуемая функция

Внутренние состояния автомата

(разряды двоичного числа)



Q1 Q2 Q3 Q4
0 f'1 0 0 0 0
1 f’2 0 0 0 1
3 f'3 0 0 1 1
2 f'4 0 0 1 0
6 f'5 0 1 1 0
7 f'6 0 1 1 1
5 f'7 0 1 0 1
4 f'8 0 1 0 0
12 f'9 1 1 0 0
13 f'10 1 1 0 1
15 f'11 1 1 1 1
14 f'12 1 1 1 0
10 f'13 1 0 1 0
11 f'14 1 0 1 1

2) Аналогичный расчёт произвели для входных функции Fi, приняв х1 за старший значащий разряд, а х2 за младший. В результате получили результаты, сведённые в таблицу 3.16.


Таблица 3.16.

Таблица перевода числа, закодированного в натуральном двоичном коде в десятичное.

Результат перевода числа в десятичную систему Реализуемая функция

Внутренние состояния автомата

(разряды двоичного числа)



x1 x2
0 F1 0 0
1 F2 0 1
3 F3 1 1
2 F4 1 0

3) В качестве дешифратора 4 на 16 выбираем из [1] микросхему КР1533ИД3, а в качестве дешифратора 2 на 4 взяли микросхему КР555ИД6. Параметры этих микросхем приведены в таблице 3.17.


Таблица 3.17.

Параметры выбранных дешифраторов.

Тип микросхемы Параметры микросхемы

Функциональное назначение Потребляемый ток Icc, мА Время нарастания сигнала tPLH, нс Время спада сигнала tPHL, нс
КР1533ИД3 дешифратор 4 на 16 35 30 25
К555ИД6 преобразователь двоичного кода в десятичный 13 43 43

Схема подключения микросхемы КР1533ИД3 показана на рис.3.8, а К555ИД6 на рис.3.9.

4) Поскольку выхода дешифраторов инвертированы, то есть при реализации функций Fj и Синтез цифрового управляющего устройства на соответствующем выходе микросхемы появляется логический ноль, а нам необходимо получить при произведении Fi и Синтез цифрового управляющего устройства логическую единицу.

С этой целью ввели функцию fj, равную единицы лишь при одном наборе Fi и Синтез цифрового управляющего устройства, по правилу получения комбинационных схем из [4] она представима в виде:


Синтез цифрового управляющего устройства (3.36)


По закону Де-Моргана в формуле (3.36) заменим произведение инвертированных функций на инверсную сумму:


Синтез цифрового управляющего устройства (3.37)


Из выражения (3.37) видно, что fj будет равна единице только при Fi=0 и Синтез цифрового управляющего
    <div class=

Если Вам нужна помощь с академической работой (курсовая, контрольная, диплом, реферат и т.д.), обратитесь к нашим специалистам. Более 90000 специалистов готовы Вам помочь.
Бесплатные корректировки и доработки. Бесплатная оценка стоимости работы.
Подробнее

Поможем написать работу на аналогичную тему

Получить выполненную работу или консультацию специалиста по вашему учебному проекту
Нужна помощь в написании работы?
Мы - биржа профессиональных авторов (преподавателей и доцентов вузов). Пишем статьи РИНЦ, ВАК, Scopus. Помогаем в публикации. Правки вносим бесплатно.

Похожие рефераты: